PCB 설계에서 전자기 호환성(EMC) 및 관련 전자기 간섭(EMI)은 전통적으로 엔지니어에게 두 가지 주요 골칫거리였습니다. 특히 오늘날의 회로 기판 설계 및 구성 요소 패키지가 계속 축소되고 OEM은 더 빠른 시스템을 요구합니다.이 기사에서는 PCB 설계에서 전자기 문제를 방지하는 방법을 공유하겠습니다.
1. 크로스토크와 정렬이 핵심
전류의 적절한 흐름을 보장하려면 정렬이 특히 중요합니다.전류가 발진기 또는 기타 유사한 장치에서 나오는 경우 전류를 접지층과 분리하여 유지하거나 전류가 다른 정렬과 평행하게 흐르지 않도록 하는 것이 특히 중요합니다.병렬로 연결된 두 개의 고속 신호는 EMC 및 EMI, 특히 누화를 생성할 수 있습니다.저항기 경로를 최대한 짧게 유지하고 반환 전류 경로를 최대한 짧게 유지하는 것이 중요합니다.반환 경로의 길이는 전송 경로의 길이와 동일해야 합니다.
EMI의 경우 한 경로를 "위반 경로"라고 하고 다른 경로를 "피해자 경로"라고 합니다.유도성 및 용량성 결합은 전자기장의 존재로 인해 "피해자" 경로에 영향을 미치므로 "피해자 경로"에 순방향 및 역방향 전류가 생성됩니다.이러한 방식으로 신호의 송신 길이와 수신 길이가 거의 동일한 안정적인 환경에서 리플이 생성됩니다.
안정적인 정렬로 균형이 잘 잡힌 환경에서는 유도 전류가 서로 상쇄되어 혼선이 제거됩니다.하지만 우리는 그런 일이 일어나지 않는 불완전한 세상에 살고 있습니다.따라서 우리의 목표는 모든 정렬에 대해 누화를 최소한으로 유지하는 것입니다.평행선 사이의 폭이 선 폭의 두 배이면 누화의 영향을 최소화할 수 있습니다.예를 들어, 선 너비가 5mils인 경우 두 평행선 사이의 최소 거리는 10mils 이상이어야 합니다.
새로운 재료와 부품이 계속 등장함에 따라 PCB 설계자는 EMC 및 간섭 문제도 계속해서 처리해야 합니다.
2. 디커플링 커패시터
디커플링 커패시터는 누화의 바람직하지 않은 영향을 줄입니다.이는 장치의 전원 핀과 접지 핀 사이에 위치해야 합니다. 이렇게 하면 낮은 AC 임피던스를 보장하고 잡음과 누화를 줄일 수 있습니다.넓은 주파수 범위에서 낮은 임피던스를 달성하려면 여러 개의 디커플링 커패시터를 사용해야 합니다.
디커플링 커패시터를 배치하는 중요한 원리는 가장 낮은 커패시턴스 값을 갖는 커패시터를 장치에 최대한 가깝게 배치하여 정렬에 대한 유도 효과를 줄이는 것입니다.이 특정 커패시터는 장치의 전원 공급 장치 핀이나 전원 공급 배선관에 최대한 가깝게 배치해야 하며 커패시터 패드는 비아 또는 접지 레벨에 직접 연결해야 합니다.정렬이 길면 여러 개의 비아를 사용하여 접지 임피던스를 최소화하십시오.
3. PCB 접지
EMI를 줄이는 중요한 방법은 PCB 접지층을 설계하는 것입니다.첫 번째 단계는 PCB 보드 전체 면적 내에서 접지 면적을 최대한 크게 만들어 방출, 누화 및 소음을 줄이는 것입니다.각 구성 요소를 접지점이나 접지층에 연결할 때는 특별한 주의가 필요합니다. 그렇지 않으면 신뢰할 수 있는 접지층의 중화 효과를 완전히 활용할 수 없습니다.
특히 복잡한 PCB 설계에는 여러 가지 안정적인 전압이 있습니다.이상적으로는 각 기준 전압에 해당하는 접지층이 있습니다.그러나 접지층이 너무 많으면 PCB 제조 비용이 증가하고 비용이 너무 많이 들게 됩니다.절충안은 각각 여러 개의 접지 섹션을 포함할 수 있는 3~5개의 서로 다른 위치에 접지층을 사용하는 것입니다.이는 보드의 제조 비용을 제어할 뿐만 아니라 EMI 및 EMC도 감소시킵니다.
EMC를 최소화하려면 낮은 임피던스 접지 시스템이 중요합니다.다층 PCB에서는 낮은 임피던스를 갖고 전류 경로를 제공하며 역방향 신호의 최상의 소스이기 때문에 구리 밸런스 블록(구리 도둑질)이나 분산된 접지층보다는 안정적인 접지층을 갖는 것이 바람직합니다.
신호가 접지로 되돌아오는 데 걸리는 시간도 매우 중요합니다.신호가 소스를 오가는 데 걸리는 시간은 비슷해야 합니다. 그렇지 않으면 안테나와 같은 현상이 발생하여 방사된 에너지가 EMI의 일부가 됩니다.마찬가지로, 신호 소스에 대한 전류 정렬은 가능한 한 짧아야 합니다. 소스 경로와 반환 경로의 길이가 동일하지 않으면 접지 바운스가 발생하고 이로 인해 EMI도 생성됩니다.
4. 90° 각도는 피하세요
EMI를 줄이려면 정렬, 비아 및 기타 구성 요소가 90° 각도를 형성하는 것을 피해야 합니다. 왜냐하면 직각이 방사선을 생성하기 때문입니다.90° 각도를 방지하려면 모서리에 최소한 2개의 45° 각도 배선을 정렬해야 합니다.
5. 오버홀 사용 시 주의가 필요합니다.
거의 모든 PCB 레이아웃에서 서로 다른 레이어 사이에 전도성 연결을 제공하기 위해 비아를 사용해야 합니다.어떤 경우에는 정렬에서 비아가 생성될 때 특성 임피던스가 변경되므로 반사도 발생합니다.
비아는 정렬 길이를 늘리므로 일치해야 한다는 점을 기억하는 것도 중요합니다.차동 정렬의 경우 가능하면 비아를 피해야 합니다.이를 피할 수 없는 경우 두 가지 정렬 모두에서 비아를 사용하여 신호 및 반환 경로의 지연을 보상해야 합니다.
6. 케이블 및 물리적 차폐
디지털 회로와 아날로그 전류를 전달하는 케이블은 기생 커패시턴스와 인덕턴스를 생성하여 많은 EMC 관련 문제를 일으킬 수 있습니다.연선 케이블을 사용하면 낮은 수준의 결합이 유지되고 생성된 자기장이 제거됩니다.고주파 신호의 경우 EMI 간섭을 제거하기 위해 전면과 후면이 모두 접지된 차폐 케이블을 사용해야 합니다.
물리적 차폐는 EMI가 PCB 회로에 유입되는 것을 방지하기 위해 시스템 전체 또는 일부를 금속 패키지로 감싸는 것입니다.이 차폐는 폐쇄형 접지 전도성 커패시터처럼 작동하여 안테나 루프의 크기를 줄이고 EMI를 흡수합니다.
게시 시간: 2022년 11월 23일